第2章

アクティブ・アンテナの基本動作を理解し HDLで記述する

ディジタル・ビーム形成受信機の プロトタイプ設計

Minseok Kim

第1章ではアダプティブ・アンテナの概要と最近の移動通信システムの動向について説明した。本章ではアダプティブ・アレイの基本動作であるディジタル・ビーム形成法の原理について説明し、プロトタイプのハードウェアの設計について紹介する。 (編集部)

1. ディジタル・ビーム形成 (Digital Beamforming : DBF)

移動通信におけるデータ容量の増大やデータそのものの 高品質化,広帯域データ伝送への要望が高まるなか,既存 の周波数の利用効率を向上させることは,今後は欠かせな い要求項目になってきます.

アレイ・アンテナを用いて,空間的に方向性を制御(指




図1 ビーム形成の概念

各アンテナに到達する信号の位相と振幅をそろえて合成する

向性制御)すれば,所望の方向に送信電力を集中させ,無駄の少ない通信を行えます.送信電力の無駄な放射が抑えられるため,消費電力の低減や隣接のチャネルに影響する干渉電力の制御も可能になり,結果的に周波数の利用効率を向上することができます.

このようなアレイ・アンテナ信号処理技術を「ビーム形成(Beamforming)」といいます、特にアナログ制御ではなく、ディジタル信号処理により行う場合には「ディジタル・ビーム形成(Digital Beamforming)」といいます。

図1にアレイ・アンテナ・システムの概要を示します.M 素子のアレイ・アンテナに受信されるそれぞれの信号に位相と振幅の制御を行い,信号対ノイズ比が最大になるように合成することになります.各アンテナ素子は固定的な放射指向性特性をもちますが,ここで位相と振幅の適応制御により仮想的に任意の受信ビームを形成できます.

これをアナログ回路で実現することも考えられますが、 図2のようにA-Dコンバータを用いてアナログ信号をディジタル信号に変換し、ディジタル信号処理器の算術演算により実現することもできます。ディジタル信号処理器は汎用のDSP(Digital Signal Processor)あるいは高速で専用の機能が実現できるFPGA(Field Programmable Gate Array)が用いられます。ここでは、ディジタル・ビーム形成法について解説します。

● アレイ・アンテナの基本原理

原理を説明するために,**図**3のような狭帯域の簡単な平面波モデルを考えまず⁽¹⁾.アレイ・アンテナの構造は半波

KeyWord

ディジタル・ビーム形成,指向性制御,マルチパス,ディジタル受信機,4倍オーバサンプリング

XM(t)




図3 平面波モデルにおける各受信アンテナにおける経路差

Rx: Receiver A-D: A-Dコンバータ

複数の指向性

図2 ディジタル・ビーム形成システム

長の等間隔に配置したM個のリニア(線形)アンテナ素子と します . 各アンテナは無指向性(Omni-directional)で,そ れぞれ同じ特性を持つことを前提に話を進めます.電波信 号が,ある方向 から入射したとき,k番目のアンテナ素 子における受信電圧は、基準アンテナにおける電圧から以 下のように表現されます.

Rx

FPGA/DSP

$$x_k(t) = x_0(t - \tau_k)$$
(1)

ここで , $_k = \{d(k-1)\sin\}/c$ は到達時間差です . は到来角(Direction of Arrival: DOA), cは光速, dは 素子間隔です.ただし,その信号が十分に狭帯域な信号 の場合,各アンテナ素子に到達する時間差は,位相差(e-^j)に置き換えて考えられ,以下のように表現できます.

$$x_k(t) = s(t) \exp\left(-j\frac{2\pi}{\lambda}d(k-1)\sin\theta\right) + n_k(t) \dots (2)$$

$$k = 1, 2, \dots, M$$

ここで, s(t)は入射波の包絡線, tは白色ガ ウスノイズを意味します. 各アンテナでの受信信号に対し て,位相と振幅の制御を行い,その結果を合成するビーム 形成の動作は,次式のように表されます.

$$y(t) = \sum_{k=1}^{M} \omega_k^* x_k(t)$$
 (3)

ここで , $_k$ は k 素子目の位相や振幅を示す値(重み係数 値)で,一般に複素数となります.記号*は複素共役を意 味します、ベクトル表現を使えば以下のように簡単に表現 できます.

$$y(t) = \boldsymbol{\omega}^{\mathsf{H}} x(t) \qquad (4)$$

ここで記号 H は複素共役転置を意味します.また,

$$\boldsymbol{\omega} = \left[\omega_1 \cdots \omega_M\right]^{\mathrm{T}}$$

$$\boldsymbol{x}(t) = \boldsymbol{a}(\theta)\boldsymbol{s}(t) + \boldsymbol{n}(t)$$
(5)

a()は方向を特定するベクトルで,方向ベクトルある いはステアリング・ベクトルと呼ばれます.

$$a(\theta) = \left[1, \exp\left(-j\frac{2\pi}{\lambda}d\sin\theta\right), \cdots, \exp\left(-j\frac{2\pi}{\lambda}d(M-1)\sin\theta\right)\right]^{T} \qquad (6)$$

入射信号が平面波として到来することはあくまで理想的な 仮定です.実際には見通しの環境は少なく,受信アンテナに は多数のマルチパス波からなる合成信号として受信されま す .N 個の信号がそれぞれL(t) 個のマルチパス波を持つ場合 について,もう少し一般的に表現したのが次の式です.

$$x(t) = \sum_{i=0}^{N-1} v_i(t,\tau) s_i(t) + n(t)$$
 (7)

ここで,v()はチャネル応答ベクトルと呼ばれ,以下 のような関係として表されます.

$$v_{i}(t,\tau) = \sum_{l=0}^{L(t)-1} A_{l,i}(t) e^{j\phi_{l,i}(t)} \boldsymbol{a}(\theta_{l,i}(t)) \delta(t-\tau_{l,i}(t)) \dots (8)$$

 $A_{l,i}$, l,i, l,i, l,i, 信号iによる受信信号成分lの振幅,搬送波位相シフト,遅延量,到来方向です.

ディジタル・ビーム形成において,式(4)のようにウェイ ト・ベクトル をうまく制御することによって受信信号の 品質(信号対雑音比)を改善できます.原理的には,M個の 素子を使って合成する場合に10 logMの利得が得られます. 例えば4素子の場合,10 log4 6 dBの利得になります.

参考として図4に素子数による合成利得を示します.こ こで,1素子の場合は無指向性であり,どの方向も同じレ




図4 **ディジタル・ビーム形成の利得** 素子数が増えるほどビームが鋭くなるだけでなくヌル点も多く形成される.

ベルで受信しますが,複数のアンテナで受信し一様に合成することで,ある特定方向にビームが形成されます.さらに素子数が増えるほどビームの幅が鋭くなり,利得も向上することが分かります.また,ビームだけでなくヌル点も形成されます.このようにビームとヌル点を適切に制御するのが後述のアダプティブ・アレイの基本動作原理です.

● DBF評価用プロトタイプ・ハードウェア

アレイ・アンテナ信号処理の評価のために設計した,プロトタイプのハードウェアは,図5のようにアレイ・アン

テナ,RF受信機,A-D変換部,信号処理部,制御部で構成されまず⁵⁾.

アレイ・アンテナは任意の形状で16素子まで収容できます.RF受信機はYIG(Yttrium-Iron-Garnet)バンドパス・フィルタを用いて,移動通信システムで多く使われる周波数である2G~5GHzまで対応できるようになっています.RF受信機の出力は40MHzのIF(Intermediate Freguency)信号になり,後段のA-Dコンバータは32MHzでアンダサンプリングを行います.サンプリングされた信号はFPGAで準同期検波により複素ベースバンド信号に変換されます.出力信号は各信号に重み係数を乗算することにより最適な値として合成されます.

A-D 変換ボード上には,約100万ゲート相当の大容量 FPGA(Stratix「EP1S40」,米国 Altera社)が搭載されており,高速の適応信号処理を行うことができます.制御ボードは,CPU(SH4,ルネサス・テクノロジ)の上にOS(NetBSD)が組み込まれており,システムの制御やモニタはEthernet 経由で行われまず(4).

写真1~写真3に各部の様子を示します.また,ディジタル信号処理部の仕様を表1に示します.さらに図6に信号処理結果のGUI表示例を紹介します.このような評価システムを構築することで,さまざまな信号処理を柔軟に試すことができます.




図5 DBF プロトタイ プのハードウェア のブロック図



写真1 DBF 受信機(RF部) 横浜国立大学新井研究室提供.




写真2 8素子リニア・アレイ・アンテナ 横浜国立大学新井研究室提供.




写真3 DBF 受信機(ディジタル部) 横浜国立大学新井研究室提供.

数のアップ/ダウン・コンバージョン,ミキサ,フィルタ, ゲイン調整,変復調といったアナログ技術で実現されてい

た多くの機能が, ディジタル信号処理に置き換えられる時

代になってきました.近年,リコンフィギャラブル・デバ

イスを用いて,一つの端末機より回路の変更なしにさまざ

App

2 App

3

3 **App**

4

表1 ディジタル信号処理部の仕様

● ディジタル受信機の構成

2. DBF 受信機の設計

ディジタル技術の発展にともない,無線機における周波

A-D コンバータ	型番	AD9245(米国 Analog Devices社)
	チャネル数	16
	分解能	14 ビット
	サンプル・レート	80 MSPS
バッファ・メモリ	2K ワード/チャネル(FPGA 内部メモリ	
	512Mバイト SDRAM)	
D-A コンパータ	型番	MAX5195(米国Maxim Integrated Products社)
	チャネル数	16
	分解能	14 ビット
	サンプル・レート	260 MSPS
FPGA	型番	Stratix EP1S40(米国 Altera社)
		- 41,250 LE (約1,000,000 ゲート)
	機能	- 3,423,744 内部メモリ・ビット
		- 14 DSP プロック(14 並列 36 x 36乗算器実装可能)
СРИ	型番	SH4
	性能	200 MHz, 360 MIPS, 1.4 GFLOPS
	OS	NetBSD1.5(NetBSD/SH3)
ユーザ・インターフェース	Ethernet	100 Base-T









図6 計算結果のGUI 実時間表示例 横浜国立大学新井研究室提供.







まな機能追加やシステム変更に対応するソフトウェア無線 (Software Defined Radio)技術が注目されています.特性 の変更が困難なアナログ回路をディジタル回路化すること は,システムの柔軟性を高める有効な手段になりまず(2).

受信機においては、以前からさまざまなアーキテクチャ が工夫されており、中間周波数を用いるスーパへテロダイ ン型注1がもっとも一般的に使われています、また、ディジ タル受信機の場合, A-D コンバータの位置がシステム構造 を左右する主な要因になります.

現在,通信用 A-D コンバータのサンプリング・レートは 数十~数百 MHz のものが一般的であり, IF 周波数を直接 サンプリングすることができます.これをIFサンプリング 方式といいます.サンプリングされたIF 信号はディジタ ル・ダウン・コンバージョンにより、複素ベースバンド信 号に変換されます.ディジタル・ダウン・コンバージョン はローカル発振器をディジタル化した数値制御発振器(NCO) と乗算器, FIR フィルタで構成します.

信号周波数より低い周波数でのサンプリングとして,ア ンダーサンプリング(バンドパス・サンプリング)という手 法があります.これはRF信号をアナログ信号処理によっ て,いったんある程度高いIF周波数に変換し,IFより低い 周波数で A-D 変換を行います.この場合,サンプリング・ レートが, それほど高速である必要はないことから, 低消 費電力,高分解能のA-Dコンバータを用いることができま す.アナログ信号処理部においては,O値の高いフィルタ など大型で特性の変更が難しい素子の使用が不可欠となり

ます.また,IFの利用により生じるイメージ信号の抑圧の ため,フィルタなどの処理が必要となることや,IF周波数 がサンプリング・レートより高ければ高いほどクロック・ ジッタに影響されやすいことなどが, 欠点として挙げられ まず(3). しかし, 現時点で有効な手法として広く用いられ ます.

● 準同期検波を用いるディジタル受信機の設計

図7に今回用いるディジタル受信機の構成を示します. 信号スペクトルがRFからベースバンドに変換されていく 様子を表しています.ここでは,簡単のため搬送波再生を 必要としない準同期検波方式のディジタル受信機の設計に ついて説明します.

IF サンプリングを用いることで,ベースバンド・サンプ リングよりも A-D コンバータの数を半分に減らすことがで き,アレイ・アンテナ信号処理の低コスト化に繋がります. 位相変調(PSK: Phase Shift Keying)された信号の場合, サンプリングされた IF 信号は,以下のように表現できます.

$$x(n) = x_I(n)\cos\omega_c n + x_Q(n)\sin\omega_c n \qquad (9)$$

ここで, $x_I(n)$ と $x_Q(n)$ は IF 信号x(n)の同相成分と直 交成分になり、 。は搬送波の角周波数を表します.ダウ ン・コンバージョンは以下の式のように, IF 信号に角周 波数 。の複素発振信号(NCO)を乗算します.

$$\tilde{x}(n) = x(n)[\cos \omega_c n - j \sin \omega_c n]$$

$$= \frac{1}{2} [x_l(n) + x_l(n)\cos 2\omega_c n - jx_l(n)\sin 2\omega_c n \qquad \dots (10)$$

$$- jx_O(n) + x_O(n)\sin 2\omega_c n + jx_O(n)\cos 2\omega_c n]$$

そうすると, 直流成分(DC)と cの2倍成分がそれぞれ

構成

注1:搬送周波数とローカルに生成される周波数を,ミキサを用いて低周波 数信号(中間周波数)に変換する受信機.低周波数信号とすると,元の 変調搬送波よりも安定であり,復調するのが容易である



1

2


2 App

3

3 Ann

whh

4






図9 4倍オーバ・サンプリングを用いたNCO と ミキサの回路


現れます.低域通過フィルタを用いて2倍の高周波成分を取り除くことで,以下のように結局IF信号から。cだけシフトされた複素ベースバンド信号が得られます.

LPF
$$(\tilde{x}(n)) = \frac{1}{2}[x_I(n) - jx_Q(n)]$$
(11)

この動作を詳細に示したのが図8です.

ここで,特にサンプリング周波数がIF搬送波周波数より4倍になる場合に,NCOと乗算器は単純化でき,**図**9のように入力信号をただ順にスイッチングするだけで実現できます.

低域通過フィルタについては、NCOとの乗算の結果から 生じる2倍の信号成分を取り除くことのみを考慮し、簡単






図10 低域通過フィルタの周波数特性

リスト1 ディジタル・ダウン・コンバージョン(DDC)の実装例

```
SIGNAL x_signed, x_cos, x_sin, i, q
                                                                                         : std_logic_vector(11 downto 0);
-- DDC (Digital Down Conversion & I/O detection)
   Simple NCO : 4 value switching circuit
                                                                  SIGNAL i out buff, q out buff
                                                                                        : std logic vector(11 downto 0);
                                                                  BEGIN
USE IEEE.std logic 1164.all;
                                                                -- 入力レジスタ,2の補数表現
                                                                    PROCESS (clk) IS
USE IEEE.std_logic_arith.ALL;
USE IEEE.std logic UNSIGNED.all;
                                                                     BEGIN
USE work.util_package.ALL;
                                                                       IF clk'event AND clk = '0' THEN
                                                                         IF ena = '1' THEN
                                                                           x signed <= NOT x in(11) & x in(10 downto 0);</pre>
ENTITY ddc12bit IS
 PORT (
                                                                         END IF:
              : IN std logic;
     clk
                                                                       END IF:
      nrst
              : IN std_logic;
                                                                      END PROCESS:
      nbypass : IN std logic;
                                                                 -- 4 倍オーバサンプリングの NCO
              : IN std logic:
      ena
             : IN std_logic_vector(1 downto 0);
                                                                                              WHEN sintab = "00" ELSE
      sintab
                                                                    x cos <= x signed
                                                                             (OTHERS=>'0')
              : IN std_logic_vector(11 downto 0);
: OUT std_logic_vector(11 downto 0);
                                                                                              WHEN sintab = "01" ELSE
      x in
                                                                             (NOT x signed) +1 WHEN sintab = "10" ELSE
      i out
               : OUT std_logic_vector(11 downto 0));
                                                                             (OTHERS=>'0')
                                                                                              WHEN sintab = "11" ELSE
      q out
END ENTITY ddc12bit;
                                                                             (OTHERS=>'0');
ARCHITECTURE rtl OF ddc12bit IS
                                                                                              WHEN sintab = "00" ELSE
                                                                    x_sin <= (OTHERS=>'0')
                                                                             (NOT x signed) +1 WHEN sintab = "01" ELSE
  COMPONENT fir12x8 IS
                                                                             (OTHERS=>'0')
                                                                                              WHEN sintab = "10" ELSE
   PORT (
                                                                             x signed
                                                                                              WHEN sintab = "11" ELSE
      clk
               : IN std_logic;
                                                                             (OTHERS=>'0');
      nrst
              : IN std_logic;
              : IN std_logic;
                                                                    -- 低域涌過フィルタで2倍の周波数成分を除去
      ena
                                                                    fir_ad_I : fir12x8 PORT MAP (clk, '1', '1', x_cos,
      x in
              : IN std logic vector(11 downto 0);
                                                                                                                     i):
                                                                    fir_ad_Q : fir12x8 PORT MAP (clk, '1', '1', x_sin,
      v out
              : OUT std_logic_vector(11 downto 0));
  END COMPONENT fir12x8:
                                                                                                                     q);
  COMPONENT fir12x8 IS
                                                                     -- ストレート・バイナリに変換
   PORT (
                                                                    i out <= NOT i(11) & i(10 downto 0) WHEN nbypass =
     clk
              : IN std logic:
                                                                                                                 '1' RLSE
              : IN std logic;
      nrst
              : IN std logic;
                                                                    q out <= NOT q(11) & q(10 downto 0) WHEN nbypass =
      ena
      x_in
              : IN std_logic_vector(11 downto 0);
                                                                              (OTHERS=>'0');
               : OUT std_logic_vector(11 downto 0));
                                                                  END:
  END COMPONENT fir12x8;
                                                                _____
```

のために8タップのFIR(Finite Impulse Response)フィルタで実装しました.その特性を図10に示します.A-Dコンバータから変換されたディジタル・データに直流のバイアスが乗っている場合,IF信号周波数領域に直流成分が,DDC(Digital Down Conversion)によりシフトされて現れます.これはベースパンド信号に高周波ノイズとして影響するので,低域通過特性とともにスペクトル中心にヌルが形成されるようにしてあります.

リスト1に,ここで説明したディジタル・ダウン・コンバージョン(DDC)回路のVHDL記述を紹介します.

参考・引用*文献

- (1)菊間信良;アダプティブアンテナ技術,2003年,オーム社.
- (2)原田博司;ソフトウェア無線をFPGAで実現する, Design Wave Magazine, 2005年2月号, pp.28-104.

Minseok Kim 東京工業大学

- (3)M. Kim, A. Kiyono, K. Ichige, H. Arai; "Experimental Study of Jitter Effect on Digital Downconversion Receiver with Undersampling Scheme," IEICE Transactions on Information and System, Vol. E88-D, No.7, pp. 1430-1436, Jul. 2005.
- (4)堀内岳人;組み込み分野へのBSDの適用,Interface,第6章,pp.101-110,2002年8月号.
- (5) Minseok Kim, Koichi Ichige and Hiroyuki Arai; "16-element DOA estimation system," IEICE Technical Report, SR2005-43, YRP, Japan, July 2005.

FPGAのLUTを用いるFIRフィルタ の実装 Minseok Kim

FIR(Finite Impulse Response Filter)フィルタとは,有限のインパルス応答で表現されるフィルタのことです.ディジタル信号処理には欠かせないものです.一般に次式のように表現されます.

$$y(n) = \sum_{i=1}^{N} h_i \cdot x(n-i)$$

ここで,hはフィルタ係数,xは入力信号です.FPGAを用いて実装するには乗算器をパラレルに構成すれば簡単に実現できます.また,最近のFPGAではFIRフィルタ専用のプロックを用意しているので,数百MHzの高速な性能を手軽に達成できるよ

うになっています.しかし,ここではFPGAのLUT(Look-up Table)を用いて乗算器を必要としない構成について紹介します. 例えば,一般的な8タップFIRフィルタの場合には八つのフィルタ係数をもち,次式のように出力が計算されます.

$$y(n) = x(n)h_1 + x(n-1)h_2 + x(n-2)h_3 + x(n-3)h_4$$

+x(n-4)h₅ + x(n-5)h₆ + x(n-6)h₇ + x(n-7)h₈

これは**図**1のような構造になります.もしフィルタ係数において左右対象性があれば,**図**2のように折り返し構造が使えるため,必要な乗算器の数を半分に減らせます.さらにLUTを用いれば,乗算器をまったく使わずに実装できます.




図1 FIR **フィルタの一般的な構**成




図2 フィルタ係数 の対称性を用 いた構成

$h_0 = 01 \quad 11 \quad 10 \quad 11 -$ → hnは定数 $\times X_n = 11 00 10 01$ $p_0 = 01 \quad 00 \quad 00 \quad 11 \quad = 100$ $p_1 = 01 \quad 00 \quad 10 \quad 00 = 011$ $y_n = 011\ 000\ 100\ 011 = 1010$ LUT量 LUT量 Xik Xik $0000 \Rightarrow 00+00+00+00 = 0000$ 1000 => 01+00+00+00 = 0010 1001 => 01+00+00+11 = 0100 0.001 = 0.00 + 0.00 + 0.00 + 1.1 = 0.011 $0010 \Rightarrow 00+00+10+00 = 0010$ 1010 => 01+00+10+00 = 0011 0011 => 00+00+10+11 = 0101 1011 => 01+00+10+11 = 0110 1100 => 01+11+00+00 = 0100 $0100 \Rightarrow 00+11+00+00 = 0011$ 1101 => 01+11+00+11 = 0111 $0101 \Rightarrow 00+11+00+11 = 0110$ 1110 => 01+11+10+00 = 0110 $0110 \Rightarrow 00+11+10+00 = 0101$

1111 => 01+11+10+11 = 1001

リスト1 LUT ベースの低域通過フィルタのVHDL 記述例

4 入力 2 ビットの LUT ベースの乗算例

₹

```
1 downto 0):
     FIR FILTER (LPF) USING LUT
- -
                                                                     BEGIN
                                                                       z := Conv_std_logic_vector(Conv_integer(x)
           (fir.vhd)
--
       by Minseok Kim
                                                                                     *Conv_integer(y), x'length+y'length);
                                                                 RETURN z(z) igh downto (z) length-n);
-----
-- FEATURES
                                                                     END:
-- Using simplified LUT
-- Searching LUTDATA
                                                                 END util_package;
-- Signed Input can be supported
-- Coefficient : 8 bits
-- Input : 12 bits
-- Output : 12 bits (Scaled)
                                                                 LIBRARY IEEE;
                                                                 USE IEEE.std_logic_1164.all;
__*************
                                                                 USE IEEE.std_logic_ARITH.all;
                                                                 USE IEEE.std logic UNSIGNED.all;
LIBRARY ieee;
                                                                 USE work.util_package.ALL;
USE ieee.std_logic_1164.all;
USE IEEE.std_logic_arith.all;
                                                                 ENTITY fir12x8 IS
USE IEEE.std_logic_signed.all;
                                                                   PORT (
                                                                     clk
                                                                              : IN std_logic;
LIBRARY ieee:
                                                                             : IN std logic;
                                                                     nrst
USE ieee.std_logic_1164.all;
                                                                             : IN std logic;
                                                                     ena
                                                                             : IN std_logic_vector(11 downto 0);
                                                                     x in
                                                                              : OUT std_logic_vector(11 downto 0));
PACKAGE util package IS
                                                                     v out
                                                                 END ENTITY fir12x8;
  FUNCTION fixsub(x:std logic vector;
            y:std_logic_vector) RETURN std_logic_vector;
                                                                 ARCHITECTURE rtl OF fir12x8 IS
  FUNCTION fixadd(x:std logic vector;
                                                                   - coef = [10 45 92 127 127 92 45 10];
            y:std_logic_vector) RETURN std_logic_vector;
                                                                   TYPE LUTFIR0 IS ARRAY(0 to 15) OF integer RANGE 0 to 511;
  FUNCTION fixmult(x:std logic vector;
            y:std_logic_vector; n:natural)
                                                                   CONSTANT LUT:LUTFIR0 :=
                                                                  (0, 10, 45, 55, 92, 102, 137, 147, 127, 137, 172, 182, 219, 229, 264, 274);
          RETURN std_logic_vector;
END util package;
LIBRARY ieee:
                                                                   TYPE SR12 IS ARRAY (0 to 7) OF std_logic_vector
                                                                                                            (12 downto 0):
PACKAGE BODY util_package IS
                                                                   SIGNAL tap sr : SR12;
  FUNCTION fixadd(x:std_logic_vector; y:std_logic_vector)
                                                                   TYPE SR12h IS ARRAY (0 to 3) OF std_logic_vector
   RETURN std logic vector IS
                                                                                                            (12 downto 0):
    VARIABLE z : std_logic_vector(x'length downto 0);
                                                                   SIGNAL tapplus : SR12h;
   BEGIN
      z := (x(x'high) \& x) + (y(y'high) \& y);
                                                                   TYPE ADDR8 IS ARRAY (0 to 12) OF std_logic_vector
     RETURN z(x'length downto 1):
                                                                                                             (3 downto 0):
    END:
                                                                   SIGNAL addr : ADDR8:
  FUNCTION fixadd(x:std_logic_vector;
                                                                   TYPE LD10 IS ARRAY (0 to 12) OF std_logic_vector
                                    y:std_logic_vector)
    RETURN std_logic_vector IS
                                                                   SIGNAL p : LD10:
    VARIABLE z : std_logic_vector(x'length downto 0);
                                                                  --scaling at last stage-----
      z := (x(x'high) & x) + (y(y'high) & y);
                                                                   SIGNAL add10, add11, add12
      RETURN z(x'length downto 1);
                                                                  std_logic_vector(10 downto 0);
   END;
                                                                   SIGNAL add13, add14, add15
                                                                 std logic vector(10 downto 0);
  FUNCTION fixmult(x:std_logic_vector;
                                                                   SIGNAL add20, add21, add22
                         y:std_logic_vector; n:natural)
                                                                 std logic vector(13 downto 0);
    {\tt RETURN} \ {\tt std\_logic\_vector} \ {\tt IS}
                                                                   SIGNAL add30
                                                                 std_logic_vector(18 downto 0);
    VARIABLE z
                  : std_logic_vector(x'length+y'length-
```

0111 => 00+11+10+11 = 1000

リスト1 LUT ベースの低域通過フィルタのVHDL 記述例(つづき)

```
SIGNAL add31
                                                                  --scaling at last stage-----
std logic vector(15 downto 0);
                                                                   PROCESS (clk) IS
  SIGNAL yout
                                                                     BEGIN
std_logic_vector(24 downto 0);
                                                                       IF clk'event AND clk = '1' THEN
                                                                         add10 \le ("00" \& p(1)) + ('0' \& p(0) \& '0');
                                                                    -- 11 bits
                                                                         add11 <= ( "00" & p(3)) + ( '0' & p(2) & '0' );
  BEGIN
                                                                         add12 <= ( "00" & p(5)) + ( '0' & p(4) & '0' );
                                                                         add13 <= ( "00" & p(7)) + ( '0' & p(6) & '0' );
    PROCESS (clk, nrst) IS
                                                                         add14 <= ( "00" & p(9)) + ( '0' & p(8) & '0' );
      BEGIN
                                                                         add15 <= ( "00" & p(11)) + ( '0' & p(10) & '0' );
        TF nrst - '0' THEN
          tap_sr(0 to 7) <= (OTHERS => "010000000000");
        ELSIF clk'event AND clk = '1' THEN
                                                                         add20 <= ( "000" & add11) + ( '0' & add10 & "00" ):
         IF ena = '1' THEN
                                                                   -- 14 bits
           tap_sr(1 to 7) <= tap_sr(0 to 6);
                                                                         add21 <= ( "000" & add13) + ( '0' & add12 & "00" );
            -- 入力データを正数にするため
                                                                         add22 <= ( "000" & add15) + ( '0' & add14 & "00" );
            tap_sr(0) \ll (x_in(11) \& x_in) +
                                        "0100000000000";
                                                                         add30 \le ("00000" \& add21) + ('0' \& add20 \& "0000"):
                                                                   -- 19 bits
        END IF:
                                                                         add31 <= ( "0000" & p(12)) + ( '0' & add22 & '0' );
      END PROCESS:
                                                                   -- 16 bits
                                                                         yout <= (( "000000000" & add31) + ( '0' & add30
loop0: FOR i IN 0 TO 3 GENERATE
     tapplus(i) <= fixadd(tap_sr(i),tap_sr(7-i));</pre>
END GENERATE:
                                                                                   - "00000"&LUT(15)&"0000000000"
                                                                                                       ; -- 25 bits (274)
loop1: FOR i IN 0 TO 12 GENERATE
                                                                     END TF.
         addr(i) <= tapplus(3)(i) & tapplus(2)(i) &
                                                                   END PROCESS:
                   tapplus(1)(i) & tapplus(0)(i);
       END GENERATE:
                                                                     y_out <= Conv_std_logic_vector( Conv_integer(yout) /</pre>
-- p's are 10 bits unsigned
                                                                 2**7, 12 );
loop2: FOR i IN 0 TO 12 GENERATE
        p(i) <= Conv_std_logic vector(</pre>
                                                                   END ARCHITECTURE rtl:
            LUT(Conv_integer(unsigned(addr(12-i)))), 9);
       END GENERATE;
```

基本的な考え方は図3のように、定数で固定のフィルタ係数と可変の入力信号により得る部分積(Partial Product)を, LUTとして先に用意しておき,入力信号によってテーブルを参照することで乗算器は不要になります。後は部分積を,桁を合わせて足し合わせることでフィルタの出力値が得られます。

今回用いた8タップFIR低域通過フィルタの係数(符号付き8ビット)は次のようになります.

coef = [10 45 92 127 127 92 45 10];

これは左右対称性があるため,折り返しを用いて4タップに

することができます . 4入力 LUT の値(2^4 = 16通り)を計算したのが以下のようになります .

[0, 10, 45, 55, 92, 102, 137, 147, 127, 137, 172, 182, 219, 229, 264, 274] **リスト**1に、これを用いて実装したVHDL 回路を紹介します。

Minseok Kim

東京工業大学

Design Wave Advance

四則演算、初等超越関数、浮動小数点演算の作りかた

ディジタル数値演算回路の実用設計

鈴木 昌治 著 B5変型判 256ページ 定価 3,570円(税込) JAN9784789836173

画像処理や音声処理,暗号処理などには欠かせない数値演算回路設計についての解説書です.本書では数値演算回路として,加減算回路,乗算回路,除算回路,浮動小数点演算回路,初等超越関数を取り上げます.また,応用回路としてディジタル・ビデオ・エフェクトのアドレス生成回路の設計方法を紹介します.本書はあくまでも実用回路の製作に主眼を置いています.そのため,具体的な回路例(ソース・コード)を示しながら,数値演算を実際の回路に落とし込む過程を理解できるように説明しています.また,製品の差異化の重要な要素となる高速化や小型化を図るため,さまざまな視点でのアプローチを紹介します.

好評発売中 ディジタル 数値演算回路の 実用設計 STREET STREET BASE STREET STREE

CQ出版社 〒170-8461 東京都豊島区巣鴨1-14-2 販売部 ☎(03)5395-2141 振替 00100-7-10665

97

2 App

App

4